

Minitoets 3.2 Propedeuse Electrical Engineering
Woensdag 15-2-2012; 9.45 – 10.30 uur
Onderdeel Digitale Systemen (EE1410) (± 22 minuten)

Naam:

Cijfer:

Studienummer:


Bij deze toets mag je een boek over Digitale Systemen, een boek over VHDL en prints van de collegeslides erbij houden. De puntenverdeling is als volgt: vraag 1 (1.5), 2 (1.5), 3(1), 4(2) en 4(3), totaal 9 punten

1. Geef een waarheidstabel voor de volgende functie:

$$F = A \oplus B + C'$$


A	B	C	F
0	0	0	1
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

2. Onderstaand is het tijdsdiagram gegeven voor een logische functie F(A,B,C). Geef een uitdrukking voor F in canonieke vorm m.b.v. mintermen.



$$F(A,B,C) = \sum m(0, 1, 2, 3, 7)$$

3. Gegeven onderstaande schakeling waarbij voor de INVERTER geldt: $T_{pHL} = 2ps$ en $T_{pLH} = 4ps$, en voor de NANDs: $T_{pHL} = 5ps$ en $T_{pLH} = 8ps$. Op $t=0ps$ gaat ingang A van 0 naar 1. Wat gebeurt er met F en op welke tijd ?




F gaat van 1 naar 0 op $t=14ps$


Z.O.Z.

4. Welke minimale som van producten kan worden afgeleid uit nevenstaande Karnaugh map:

$$F = AD + CD + B'C + A'C'D'$$



5. Gegeven onderstaande willekeurige schakeling genaamd “Systeem” met twee typen componenten “TypeI” en “TypeII”.



Het is de bedoeling dat jullie onderstaande VHDL code complementeren en gebruik maken van structurele VHDL.

```

library IEEE;
use IEEE.std_logic_1164.all;

entity Systeem is
port (A, B, C : in std_ulogic_vector(2 downto 0);
      Z : out std_ulogic);
end Systeem;

architecture gedrag of Systeem is
  component TypeI is
    port (A, B, C : in std_ulogic; Z : out std_ulogic);
  end component;
  component TypeII is
    port (A, B, C : in std_ulogic; Z : out std_ulogic);
  end component;
  signal s1, s2, s3 : std_ulogic;

begin
  C1: TypeI port map (A=>A(0), B=>B(0), C=>C(0), Z=>s1);
  C2: TypeI port map (A=>A(1), B=>B(1), C=>C(1), Z=>s2);
  C3: TypeI port map (A=>A(2), B=>B(2), C=>C(2), Z=>s3);
  C4: TypeII port map (A=>s1, B=>s2, C=>s3, Z=>Z);

end gedrag;

```