05. VHDL signals, delays, processes, generics en configurations

De volgende onderwerpen worden behandeld:

• Discrete Event Simulator,
• Modelleren van complex gedrag->process, Simpele “programmeer” -constructs,
• Variabelen vs. Signalen,
• Wait statements,
• State machines in VHDL (een voorbeeld),
• Hiërarchie van componenten,
• Generics,
• Configuraties.