Het vak Digitale Systemen laat de eerstejaarsstudent kennis maken met de verscheidenheid aan specificatietechnieken en synthese bij het ontwerp van digitale systemen. Onderwerpen die worden behandeld zijn o.a.: getalstelsels, Booleaanse algebra, 2-level en multi-level netwerken, minimalisatietechnieken/tools, timing, hazards; sequentiële systemen, Moore/Mealy machines, FSM; specificatie, modellering, simulatie en synthese m.b.v. VHDL; datapad besturingsmodel, synthesemethodieken en tools, realisatie m.b.v. FPGAs.

Het vak digitale systemen wordt over twee kwartalen gegeven. In ieder kwartaal worden er 5 hoorcolleges en 2 werkcolleges  gegeven. In totaal zijn er dus 10 hoorcolleges en 4 werkcolleges voor dit vak. Verdeeld over de hoorcolleges  zijn er 4 specifieke VHDL colleges. Verder zijn er vragencolleges en minitoetsen om te oefenen.

De hoorcolleges zijn :

  • Introductie digitale systemen
  • Introductie VHDL (VHDL College 1)
  • Canonieke Netwerken
  • Sequentiële netwerken en Finite State Machines
  • Modelleren van processen (VHDL College 2)
  • CMOS technologie en Programmeerbare devices
  • Combinatorische, Sequentiële en Arithmetische modules
  • Function, Procedure, Package en Libary (VHDL College 3)
  • Synthese vanuit VHDL (VHDL College 4)
  • Register Transfer Level (RTL) systemen en Delta I microprocessor

Leerdoelen:

  • Conceptueel de hardware-software ontwerpruimte herkennen die ter beschikking staat bij het ontwerpen van digitale applicaties.
  • Een simpele applicatie geheel in hardware ontwerpen indien bv. hoge prestatie voorop staat.
  • Dezelfde applicatie (deels) in de vorm van software te ontwerpen dat draait op reeds ontworpen hardware (bv. een standaard microprocessor) indien bv. flexibiliteit voorop staat.
  • Met betrekking tot het ontwerpen van digitale systemen: een applicatie (d.w.z. het gewenste applicatiegedrag) kunnen specificeren met behulp van Booleaanse algebra.
  • Idem met behulp van VHDL.
  • Idem met behulp van Finite State Machines.
  • Idem in onderlinge combinatie.
  • Een gedragsspecificatie optimaal afbeelden (synthetiseren) naar logische circuits op poortnivo (bv. met FPGAs) onder gebruikmaking van hulpmiddelen zoals Karnaugh maps.
  • Idem m.b.v. diverse software synthesetools.
  • Logische circuits afbeelden naar een bijhorende gedragsspecificatie (analyse).
Creative Commons License
Digitale systemen by TU Delft OpenCourseWare is licensed under a Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International License.
Based on a work at https://ocw.tudelft.nl/courses/digitale-systemen/.
Back to top